Nios II Stratix II 2S60 ROHS에 대한 Quartus II 컴파일 경고 예

EDS 설치 경로>/examples/vhdl/niosII_stratixII_2s60/standard에 설치되거나 <Nios II FPGA Wiki에서 다운로드한 Nios II Stratix^® II 2S60 ROHS 예제 디자인을 컴파일하려고 하면 다음 경고가 표시될 수 있습니다

Warning (10541): VHDL Signal Declaration warning at NiosII_stratixII_2s60_standard.vhd(59): used implicit default value for signal "cpu_data_master_read_data_valid_NiosII_stratixII_2s60_standard_clock_0_in" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(340): used initial value expression for variable "arg_copy" because variable was never assigned a value Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(344): used initial value expression for variable "arg_length" because variable was never assigned a value

이러한 경고는 무시해도 됩니다.

Nios II Stratix II 2S60 ROHS 예는 더 이상 사용되지 않습니다.

없음.