장치 입력 핀이 아닌 내부 사용자 로직에서 TSE 클럭을 소싱 한 후 TSE (Triple Speed Ethernet) sdc 파일과 관련된 TimeQuest에 경고가 표시되는 이유는 무엇입니까?

TSE 클럭이 create_clock 또는 create_generated_clock 할당이 이미 존재하는 내부 로직에서 소싱되는 경우 TSE sdc 파일을 수정하여 이러한 클럭에 대한 클럭 할당을 제거해야 합니다.

예를 들어:

TSE 입력 클럭 "clk"가 최상위 레벨 클럭 핀이 아닌 내부 PLL에 의해 공급되는 경우 타이밍 분석 중에 아래와 같은 경고가 표시됩니다.

경고: tse_constraints.sdc(363)에서 무시된 필터: clk를 포트와 일치시킬 수 없습니다.

**라인 번호는 TSE 코어의 구성에 따라 다를 수 있습니다.

경고의 이유는 TSE sdc 파일에 TSE 코어의 "clk" 포트가 이미 제한된 PLL 출력에서 공급되므로 더 이상 필요하지 않은 "clk" 입력에 대한 create_clock 할당이 포함되어 있기 때문입니다.

경고가 표시되지 않도록 하려면 필요하지 않은 create_clock 제약 조건을 주석으로 처리하기만 하면 됩니다.

위의 솔루션은 최상위 핀이 아닌 내부 로직에서 공급되는 모든 TSE 클럭에 적용됩니다.

이 제한은 3배속 이더넷 IP의 향후 릴리스에서 해결될 예정입니다.