문서 ID: 000077245 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-01-14

"실제 위상 편이"가 Altera_PLL 메가 함수에서 설정한 예상 값을 표시하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어의 문제로 인해 Altera_PLL 메가 함수에서 설정한 위상 편이가 원하는 값이 아닐 수 있습니다.

    이것은 특정 곱셈 및 나누기 요소에서만 발생합니다. 이것이 발생하면 실제 위상 편이는 메가 함수에서 0ps로 표시됩니다.

    해결 방법

    생성된 <user_define_ip_name>_0002.v 파일의 "phase_shift" 값을 수동으로 변경하여 이 문제를 해결할 수 있습니다.

    .phase_shift<클럭 출력 번호>("0ps") 매개변수를 찾아 값을 원하는 위상 편이 값으로 변경합니다.

    예를 들어ample, 클럭 출력 1200(C0)에서 0ps 위상 편이 값을 설정하려면 아래와 같이 매개변수를 변경합니다.

    .phase_shift0("0 ps"), // 원래 값

    .phase_shift0("1200 ps"), // 수정된 값

    이 문제는 Quartus® II 소프트웨어 버전 13.0에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.