설명
DLL 및 DQS 논리 블록은 입력 지터를 거부하도록 설계되었습니다. DLL은 DQS 지연 설정이 변경될 때 지터를 방지하기 위해 제어 단어에 회색으로 코드된 값을 사용합니다. 또한 이중 위상 검출기 블록을 사용하여 상향 또는 하향 신호가 연속 4사이클 동안 안정적일 때만 제어 워드의 변경이 이루어지도록 합니다.
DQS 클록 경로의 유일한 불확실성은 지연 단계의 해결에 의해 발생합니다. 이러한 불확도는 사용된 DQS 지연 단계 수의 함수이며 클럭 주파수 또는 메모리 인터페이스 표준에 의존하지 않습니다. 이 불확도는 DQS 위상 편이 오류로 지정되며 ALTMEMPHY 및 UniPHY 타이밍 분석 스크립트에 포함됩니다.
장치 데이터 시트에서 DQS 위상 편이 오류 사양을 얻을 수 있습니다(예: Stratix IV 핸드북의 DC 및 스위칭 특성 (PDF) 장, 표 1-46은 DQS 위상 편이 오류에 대한 사양을 제공합니다.