문서 ID: 000077316 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-05-28

인텔® Stratix® 10 E-Tile 장치 트랜시버가 E-Tile Native PHY IP Embedded Streamer를 사용하여 동적 재구성 후 데이터를 전송하거나 수신하지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    Stratix® 10 E-Tile 트랜시버 네이티브 PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔 Quartus® Prime Pro Edition 소프트웨어 버전 18.1에서 19.1까지의 문제로 인해 E-Tile Native PHY IP 매개변수 편집기에서 HDL 생성 버튼을 누른 후 E-Tile 트랜시버 MIF 파일이 업데이트되지 않을 수 있습니다.

이 문제의 결과로 디자인에서 다음 증상 중 하나 이상을 볼 수 있습니다.

  • MIF 스트리머 상태 비트(0x40141[0])는 높게 펄스하는 대신 높게 고정된 상태로 유지될 수 있습니다.
  • MIF 스트리머 상태 비트(0x40141[0])는 절대 높게 펄스되지 않을 수 있습니다.
  • 트랜시버가 잘못 구성되어 예기치 않은 전송 및/또는 수신 동작이 발생합니다.

해결 방법

이 문제를 해결하려면 아래 순서를 따를 수 있습니다.

1) 디렉토리에서 E-tile Native PHY IP 인스턴스를 삭제합니다<ip_name>.

2) E-tile Native PHY IP 인스턴스 <ip_name>.ip Parameter Editor를 열고 HDL을 생성합니다.

3) 디자인을 다시 컴파일합니다.

이 문제는 인텔® Quartus® Prime Pro/Standard Edition 소프트웨어 버전 19.2부터 해결됩니다

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 TX FPGA
인텔® Stratix® 10 MX FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.