문서 ID: 000077319 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-12-13

하드 프로세서 시스템 인텔® Stratix® 10 FPGA IP로 설계를 수정할 때 플랫폼 디자이너가 중단되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1의 문제로 인해 기본적으로 할당된 Java 힙 공간이 충분하지 않아 하드 프로세서 시스템 인텔® Stratix® 10 FPGA IP를 사용하여 시스템을 편집할 때 플랫폼 디자이너가 중단될 수 있습니다.

    해결 방법

    이 문제를 해결하려면 "--jvm-max-heap-size=<size>m" 옵션을 사용하여 명령줄에서 플랫폼 디자이너를 시작하여 필요에 따라 할당된 Java 힙 공간을 늘리십시오. <크기>에는 16384를 사용하는 것이 좋지만 대형 시스템의 경우 32768로 늘려야 할 수도 있습니다.

    예를 들어, "qsys-edit –jvm-max-heap-size=16384m my_project.qsys"입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.