문서 ID: 000077329 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-10-15

Stratix®10 L 또는 H-Tile 장치가 연결되지 않은 트랜시버 채널(예: 칩-광 모듈 인터페이스)을 사용한 경우 성능이 저하됩니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • L-Tile H-Tile 트랜시버 네이티브 PHY 인텔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    아니요, 트랜시버 채널이 아날로그 재설정 상태로 유지되지 않는 한 가능합니다.

    해결 방법

    이 주제에 대한 해결책은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 MX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.