문서 ID: 000077334 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-08-30

트랜시버 표준 PCS 8B/10B 디코더는 Arria 10, Cyclone® 10 GX 및 Stratix® 10 L-타일 및 H-타일 장치의 파이버 채널 사양을 준수합니까?

환경

    인텔® Quartus® Prime Pro Edition
    트랜시버 네이티브 PHY 인텔® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요. 트랜시버 표준 PCS 8B/10B 디코더는 Arria 10, Cyclone® 10 GX 및 Stratix® 10 L-타일 및 H-타일 장치의 파이버 채널 사양을 완전히 준수하지 않습니다.

특정 데이터 속도에 대한 "잘못된 전송 단어 감지"에 대한 파이버 채널 프로토콜 요구 사항에는 잘못된 시작 실행 차이로 수신된 순서가 지정된 세트가 오류로 플래그가 지정된다고 명시되어 있습니다. Arria 10, Cyclone® 10 GX 및 Stratix® 10 L-타일 및 H-타일 장치 8B/10B 디코더는 순서가 지정된 세트가 아닌 문자별로 실행 차이를 결정합니다.

이러한 규정 미준수로 인해 트랜시버 표준 PCS 8B/10B 디코더를 사용하지 못할 수 있습니다.

해결 방법

이 문제를 해결하려면 FPGA 코어에서 파이버 채널 규격 8B/10B 디코딩을 구현할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 SX SoC FPGA
인텔® Stratix® 10 TX FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Cyclone® 10 GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.