문서 ID: 000077357 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-03-22

ATX PLL 보정 없이도 Arria 10 ATX PLL pll_cal_busy 신호가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PLL 재구성 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    ATX PLL 보정이 요청되지 않은 경우에도 내부 구성 버스가 PreSICE로 반환될 때 인텔® Arria® 10 ATX PLL 어설션의 pll_cal_busy 신호가 표시될 수 있습니다. 이는 인텔® Arria® 10 PreSICE의 알려진 문제입니다.

    해결 방법

    ATX PLL 보정이 필요하지 않은 경우 내부 구성 버스가 PreSICE로 반환되기 전에 오프셋 주소 0x100[0:0]에 2'b00 값을 씁니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 17.0에서 이미 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.