인텔® Quartus® Prime 소프트웨어 16.1 PCIe CvP를 생성한 후 PCIe 레지스터에 액세스할 수 없는 이유는 무엇입니까?

Arria 10 장치가 프로토콜을 통한 구성(CvP) 모드를 사용하고 Quartus® Prime 버전 16.1, 16.1.1 및 16.1.2를 사용하여 생성된 경우 Arria® 10 PCIe® IP 코어 레지스터에 액세스하지 못할 수 있습니다.

이 문제를 해결하려면 altera_pcie_a10_hip_161_*.v USE_ALTPCIE_PS_HIP_LOGIC 매개 변수를 1에서 0으로 변경하고 디자인을 다시 컴파일하십시오.

설계 계층 구조에 따라 PCIe IP 레지스터 전송 수준(RTL) 소스는 일반적으로 다음 위치에 있습니다.

./altera_pcie_a10_hip161/synth/*_altera_pcie_a10_hip_161_*.v

변경 위치:

localparam USE_ALTPCIE_RS_HIP_LOGIC = 1;

받는 사람:

localparam USE_ALTPCIE_RS_HIP_LOGIC = 0;

그런 다음 전체 컴파일을 실행합니다.

이 매개변수를 변경한 후 PCIe IP 코어를 재생성하지 마십시오. 재생은 변경 내용을 덮어씁니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.0에서 해결되었습니다.