문서 ID: 000077366 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-09-26

3배속 이더넷 인텔® FPGA IP는 인텔® Stratix® 10 L-Tile/H-Tile 장치의 옵션 "GXB"를 지원합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    아니요. 3배속 이더넷 인텔® FPGA IP는 인텔® Stratix® 10 FPGA L-Tile/H-Tile 장치에 대한 옵션 "GXB"를 지원하지 않습니다. 또한 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 옵션 "GXB"를 "트랜시버 유형"으로 지원할 일정이 없습니다.

    해결 방법

    인텔® Stratix® 10 FPGA L-Tile/H-Tile 장치용 트랜시버 인터페이스로 3배속 이더넷 인텔® FPGA IP 구현하려면 다음 단계를 따르십시오.

    1. 생성 L-Tile/H-Tile 트랜시버 네이티브 PHY 인텔 Stratix 10 FPGA IP("트랜시버 구성 규칙"으로 "PCS Direct" 옵션 포함).
    2. 생성 3배속 이더넷 인텔 FPGA IP(옵션 "없음"을 "트랜시버 유형"으로 사용).
    3. 두 개의 IP를 수동으로 연결합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.