문서 ID: 000077399 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-02-22

인텔® Stratix® 10 E-Tile 네이티브 PHY IP PMA 적응 매개변수가 지정된 인스턴스의 모든 채널에 로드되지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    Stratix® 10 E-Tile 트랜시버 네이티브 PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Stratix® 10 E-Tile Native PHY IP 버전 18.1 업데이트 1의 문제로 인해 PMA 적응 매개변수는 지정된 인스턴스의 첫 번째 채널에만 로드됩니다.

해결 방법

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1 업데이트 1이 이 문제를 해결하려면 다음 단계를 수행하십시오.

1. 채널 0의 물리적 주소(기본 주소 0x0)를 가져옵니다.

0x200[7:0]: 8'h00

0x201[7:0]: 8'h00

0x202[7:0]: 8'h00

0x203[7:0]: 8'h97

2. 다른 채널로 복사(채널 1의 경우 0x80000의 기본 주소, 채널 2의 경우 0x100000 등).

0x200[7:0]: 8'hADDR

0x201[7:0]: 8'h00

0x202[7:0]: 8'h00

0x203[7:0]: 8'h95

여기서 ADDR은 첫 번째 레지스터 쓰기 세트에서 0x204로 반환되는 채널 0의 물리적 주소입니다.

기본 PHY IP 코어 GUI 내의 PMA 적응 매개 변수에 대한 자세한 내용은 인텔® Stratix® 10 E-Tile 트랜시버 PHY 사용 설명서, "기본 PHY IP를 사용하여 PMA 매개 변수 구성" 장을 참조하십시오."

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.2에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.