문서 ID: 000077405 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-12-17

인텔® Stratix® 10 FPGA E-tile 트랜시버 채널로 프로젝트를 컴파일하는 경우 PLL 사용이 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이는 예상된 동작입니다. 설계에서 인텔® Stratix® 10개의 FPGA E-타일 트랜시버 채널만 인스턴스화하는 경우 "총 PLL" 사용량은 0으로 표시됩니다. 인텔® Stratix® 10 FPGA E-tile 트랜시버 채널 PLL(Phase-Locked Loop)은 총 PLL 요약에 포함되지 않습니다.

    예를 들어 인텔® Stratix® 10개 디바이스 1ST280EY2F55를 사용하고 4개의 E-타일 트랜시버 채널을 인스턴스화하는 경우입니다. 컴파일 후에도 컴파일 보고서의 흐름 요약에 "Total PLLs 0/64(0%)"가 표시됩니다.

    해결 방법

    컴파일 보고서에 표시된 모든 PLL은 인텔® Stratix® 10 IOPLL 및 H-타일 트랜시버 PLL에 의해 제공됩니다. 인텔® Stratix® 10개 장치 1ST280EY2F55의 경우 총 64개의 PLL은 24xIOPLL, 8xfPLL의 H-tile, 8xATX PLL의 H-tile 트랜시버 및 24개의 CDR PLL로 구성됩니다. 인텔® Stratix® 10 FPGA E-tile 트랜시버 채널 PLL은 계산되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 DX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.