PTC의 "트랜시버" 페이지에 "송신기 전용" 라인을 추가하여 인텔® Quartus® Prime PTC 도구에서 인텔® Stratix® 10 TX, MX 및 DX 장치에 대한 트랜시버 E-타일 채널 PLL 전력을 추정할 수 있습니다.
다음 세 가지 예는 원하는 E-타일 채널 PLL 요구 사항에 맞게 PTC를 구성하는 방법을 보여줍니다.
다음을 위해 구성된 E-Tile 채널 PLL 기준클럭 = 200MHz, pll_clkout1 = 800MHz, pll_clkout2 = 400MHz,
작동 모드, 데이터 속도(Mbps), 디지털/아날로그 폭, 전원 모드, FEC, EHIP, 변조, 디지털 주파수, #Refclks, 참조 주파수, VOD
송신기만, 12800, 16 정상 전원, 바이패스, 바이패스, NRZ, 0, 1, 200, 0
다음을 위해 구성된 E-Tile 채널 PLL: 기준 클록 = 125MHz, pll_clkout1 = 500MHz, pll_clkout2 = 250MHz,
작동 모드, 데이터 속도(Mbps), 디지털/아날로그 폭, 전원 모드, FEC, EHIP, 변조, 디지털 주파수, #Refclks, 참조 주파수, VOD
송신기만, 8000, 16, 정상 전원, 바이패스, 바이패스, NRZ, 0, 1, 125, 0
다음을 위해 구성된 E-Tile 채널 PLL 기준클럭 = 307.2MHz, pll_clkout1 = 491.52MHz, pll_clkout2 = 245.76MHz,
작동 모드, 데이터 속도(Mbps), 디지털/아날로그 폭, 전원 모드, FEC, EHIP, 변조, 디지털 주파수, #Refclks, 참조 주파수, VOD
송신기만, 19660.8, 40, 정상 전력, 바이패스, 바이패스, NRZ, 0, 1, 307.2, 0
또는 인텔® Quartus® Prime 프로젝트의 PLL 모드에서 E-Tile 트랜시버 네이티브 PHY IP를 인스턴스화하고, 프로젝트를 컴파일하고, PTC에서 구성을 볼 수 있습니다.
이 정보는 인텔® FPGA Power and Thermal Calculator 사용 설명서의 향후 개정판에 추가될 예정입니다.