문서 ID: 000077428 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-03-06

인텔® Stratix®10 L-Tile 및 H-Tile 장치의 ATX PLL과 fPLL 간 간격 규칙이 코어 모드의 fPLL에 적용됩니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • L-Tile H-Tile fPL 인텔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예. 인텔® Stratix® 10 L-Tile 및 H-Tile 장치의 ATX PLL과 fPLL 간 간격 규칙은 코어 및 트랜시버 모드의 fPLL에 적용됩니다.

    해결 방법

    두 모드 중 하나에서 fPLL을 사용하여 이 규칙을 위반하면 인텔 Quartus® Prime 소프트웨어에서 중요한 경고를 발행합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.