문서 ID: 000077433 콘텐츠 형태: 오류 메시지 마지막 검토일: 2020-08-26

오류(20731): HSSI 핀 "xxx~pad"의 경우 I/O 표준 "Differential LVPECL"이 유일한 법적 값입니다.

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1 이상의 인텔® Stratix® TX 신호 무결성 개발 키트 패키지에서 골든 예제 디자인을 컴파일할 때 이 오류 메시지가 표시될 수 있습니다.

    이는 골든 예제 설계가 "LVDS"로 제한된 인텔® Stratix® 10 E-Tile 트랜시버 참조 클럭 I/O 표준을 사용하는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1에서 가져온 것이기 때문입니다. 그리고 소프트웨어 I/O 표준 검사 규칙은 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1 이상에서 변경되었습니다.

    해결 방법

    이 오류를 방지하려면 인텔® Stratix® 10 E-tile 트랜시버 참조 클럭의 I/O 표준을 다음과 같이 할당 편집기 또는 Quartus® 설정 파일(.qsf)에서 "차동 LVPECL"로 제한해야 합니다.

    set_instance_assignment -name IO_STANDARD "DIFFERENTIAL LVPECL" -to xxx

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 DX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.