문서 ID: 000077445 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-05-24

향상된 PCS 모드에서 인텔® Arria® 10 및 인텔® Cyclone®10 장치에 트랜시버 네이티브 PHY IP를 사용할 때 tx_polinv 및 rx_polinv 포트를 사용할 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 트랜시버 네이티브 PHY 인텔® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    향상된 PCS 모드의 트랜시버 네이티브 PHY 인텔® Arria® 10 및 인텔® Cyclone® 10 FPGA IP에는 tx_polinv 및 rx_polinv 포트가 없습니다.

    해결 방법

    기어박스 RX 데이터 극성 반전 활성화 및 TX 데이터 극성 반전 활성화 설정을 사용하여 정적 극성 반전을 구현할 수 있습니다.

    서로 다른 기어박스, RX 데이터 극성 반전 활성화 및 TX 데이터 극성 반전 설정으로 PHY를 재구성하여 동적 극성 반전을 구현할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.