문서 ID: 000077461 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-06-01

이더넷 인텔® FPGA IP용 E-Tile 하드 IP의 khz_rx(0x341) 및 khz_tx(0x342) 레지스터에서 잘못된 클럭 주파수가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    이더넷 인텔® FPGA IP용 E-tile 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

i_reconfig_clk 주파수가 100MHz가 아닌 경우 이더넷 인텔® FPGA IP용 E-Tile 하드 IP의 khz_rx(0x341) 및 khz_tx( 0x342 ) 레지스터에 잘못된 주파수가 표시될 수 있습니다.

주파수 값은 i_reconfig_clk 주파수가 100MHz라는 가정 하에 측정되기 때문입니다.

해결 방법

i_reconfig_clk 주파수가 100MHz가 아닌 경우 khz_rx(0x341) 및 khz_tx(0x342) 레지스터 값은 각각 아래 방정식으로 계산됩니다.

  • khz_rx (0x341) : 복구된 클럭 주파수/10* [100 MHz / i_reconfig_clk (MHz) ], KHz 단위
  • khz_tx (0x342) : TX 클록 주파수/10* [100 MHz / i_reconfig_clk (MHz) ], KHz 단위

설명 문제는 UG-20160의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA
인텔® Stratix® 10 DX FPGA
인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.