문서 ID: 000077504 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Stratix V 또는 Arria V GZ 트랜시버 장치의 ATX PLL을 사용할 때 저주파 지터가 증가하는 이유는 무엇입니까?

환경

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어의 문제로 인해 Stratix®V 또는 Arria®V GZ 트랜시버 장치의 ATX PLL을 사용할 때 저주파 지터가 증가할 수 있습니다.

Quartus II 소프트웨어는 ATX PLL 대역폭을 "낮음"으로 설정하여 200kHz - 1.5MHz 범위에서 지터를 증가시킬 수 있습니다. 이로 인해 낮은 지터 대역폭 추적 기능을 갖춘 타사 수신기 CDR의 마진이 감소할 수 있습니다.

해결 방법

이 문제를 해결하려면 QSF 할당을 사용하여 ATX PLL 대역폭 설정을 "중간"으로 설정할 수 있습니다.

set_instance_assignment -name PLL_BANDWIDTH_PRESET MEDIUM -에서 <ATX PLL 인스턴스>

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Stratix® V FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GZ FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.