문서 ID: 000077518 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY로 RLDRAMII 컨트롤러를 생성할 때 Avalon-MM 바이트 활성화 신호 활성화 옵션을 선택하는 데 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, 버전 11.0에서 UniPHY를 사용하는 RLDRAMII 컨트롤러의 컨트롤러 설정 탭에 있는 "Avalon-MM 바이트 활성화 신호 활성화" 옵션은 컨트롤러에 아무런 영향을 미치지 않습니다. 활성화하면 avl_be용 컨트롤러 포트가 생성되거나 어떤 식으로든 사용되지 않습니다.

바이트 사용을 구현하는 해결 방법은 없습니다. 이 문제는 IP 및 Quartus® II 소프트웨어의 향후 버전에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® IV GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.