문서 ID: 000077540 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-28

플랫폼 디자이너에서 DDR3 UniPHY 기반 컨트롤러 설계를 컴파일할 때 더 적합한 오류가 발생하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

플랫폼 디자이너에서 생성된 HPS 디자인을 컴파일하려고 할 때 다음 오류가 표시될 수 있습니다.

오류: cyclonev_io_config 프리미티브인 원자 "<Hierarchy>.config_1"의 입력 포트 DATAIN이 합법적으로 연결 및/또는 구성되지 않았습니다.
정보(129003): 입력 포트 DATAIN은 상수 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다
오류: cyclonev_io_config 프리미티브인 원자 "<Hierarchy>.config_1"의 입력 포트 ENA가 법적으로 연결 및/또는 구성되지 않았습니다.
정보(129003): 입력 포트 ENA는 상수 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다
오류: cyclonev_io_config 프리미티브인 원자 "<Hierarchy>.config_1"의 입력 포트 UPDATE가 법적으로 연결 및/또는 구성되지 않았습니다.
정보(129003): 입력 포트 UPDATE는 상수 신호에 의해 구동되지만 컴파일러는 이 입력 포트가 실제 신호에 연결될 것으로 예상합니다

해결 방법

이는 지연된 생성을 통해 플랫폼 디자이너를 직접 사용할 때 발생합니다. 예를 들어, .qsf 파일에 .qsys 파일이 포함되어 있으면 지적 재산권(IP)이 즉시 생성됩니다. 현재 버전의 Quartus II 소프트웨어에서는 작동하지 않습니다.

올바른 디자인 흐름은 프로젝트 파일 목록의 .qsys 파일을 .qip 파일로 바꾼 다음 디자인을 다시 컴파일하는 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.