문서 ID: 000077565 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-03-04

내부 오류: 하위 시스템: FSV, 파일: /quartus/fitter/fsv/fsv_module_lvds_cv.cpp, 줄: 2420

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 12.0의 문제로 인해 설계가 코어 로직을 구동하는 신호로 tx_outclock ALTLVDS_TX 메가 기능을 구현하는 경우 이러한 내부 오류가 발생할 수 있습니다. 이 내부 오류는 Arria® V 또는 Cyclone® V 장치를 대상으로 하는 설계에서 발생합니다.

    해결 방법

    신호를 사용하여 코어 로직을 tx_outclock 구동하는 것은 지원되지 않습니다.

    버전 12.1로 시작하는 Quartus II 소프트웨어는 내부 오류를 생성하는 대신 문제를 설명하는 오류 메시지를 보고합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.