Quartus® II 소프트웨어의 버그로 인해 Gen 2에서 Gen 1로 Stratix® V PCIe® Gen 2 설계 다운트레인을 경험할 수 있습니다.
이 문제는 Stratix V 장치 및 Quartus II 소프트웨어 버전(버전 12.0 SP2 포함)에만 영향을 미칩니다.
이 문제를 해결하려면 Quartus II 소프트웨어 버전 12.0 SP2로 업그레이드한 다음 아래 관련 솔루션에서 장치 패치 2.dp5 이상을 다운로드하여 설치하십시오.
이 장치 패치에 대한 추가 정보 파일에 설명된 대로 이 솔루션을 성공적으로 적용하려면 다음 단계를 수행해야 합니다.
1. 다음 QSF 설정을 추가합니다.
set_instance_assignment -name XCVR_RX_SD_ON 1 -을 <rx_serial_pin name>
set_instance_assignment -name XCVR_RX_SD_OFF 5 -를 <rx_serial_pin name>
set_instance_assignment -name XCVR_RX_SD_THRESHOLD 4 -를 <rx_serial_pin name>
-name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P70V -를 <rx_serial_pin 이름으로 set_instance_assignment>
2. PHY IP 재구성 컨트롤러가 PCIe IP에 연결되어야 합니다.
G1/G2 : 오프셋 취소 ON 사용
3. PCIe IP 재생성
4. 디자인 다시 컴파일
이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 수정될 예정입니다.
관련 솔루션:
http://www.altera.com/support/kdb/solutions/rd08232012_334.html