문서 ID: 000077650 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

SOPC 빌더 설계에서 tl_cfg*에 대한 PCIe 하드 IP SDC 제약 조건이 무시되는 이유는 무엇입니까?

환경

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    altpcierd_tl_cfg_sample 모듈은 이 모드에서 사용되지 않기 때문에 신호 tl_cfg*에 대한 PCI Express HardIP 제약 조건은 SOPC 빌더 설계에서 무시됩니다.

    따라서 pcie_compiler_0.sdc에서 아래 주석 뒤에 배치된 SDC 제약 조건은 무시됩니다.

    # 다음 멀티사이클 경로 제약 조건은 로직이 tl_cfg_ctl 및 tl_cfg_sts 신호를 샘플링하는 데 사용하는 경우에만 유효합니다.

    참고: 이러한 제약 조건은 플랫폼 디자이너 및 Avalon® 스트리밍 HardIP 구성에서 유효합니다.

    해결 방법

    해당 없음

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Stratix® IV GX FPGA
    Cyclone® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.