문서 ID: 000077678 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-10-29

동일한 DSP IP 코어의 여러 변형을 사용할 때 분석 및 합성이 실패하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다른 디렉토리에서 동일한 DSP IP 코어(예: CIC, FIR 및 FFT)의 여러 변형을 생성하는 경우 다음과 같은 오류 메시지가 표시될 수 있습니다. 이는 동일한 DSP IP 코어에서 생성된 모든 QIP 파일이 동일한 라이브러리 파일을 참조하지만 분석 및 합성 중에 다른 폴더에 저장되기 때문에 Quartus® II 소프트웨어는 QIP 파일을 참조하고 차이 폴더에 있는 라이브러리 파일을 컴파일하고 동일한 라이브러리 파일이 두 번 컴파일되도록 합니다.

오류(10430): <file_name>.vhd(12)의 VHDL 기본 단위 선언 오류: 기본 단위 "file_name"이(가) 라이브러리 "work"에 이미 있습니다.

해결 방법

이 문제를 해결하려면 동일한 디렉터리에 동일한 DSP IP 코어를 모두 생성하거나 QIP 파일을 수정하여 라이브러리 파일을 제거할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.