문서 ID: 000077693 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

생성된 SDC 파일의 버그로 인해 LVDS 변형용 하드웨어에서 TSE 코어가 불안정한 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

TSE의 기존 SDC 제약 조건으로 인해 LVDS 변형에 대한 하드웨어에서 TSE 코어가 불안정하게 발생하는 SDC 파일이 생성되었습니다.

설정 clocks_list [get_clocks *]

foreach_in_collection 클럭 {
이름 설정 [get_clock_info -name ]
if {[ expr [정규 표현식 "altera_tse" ] == 1]} {
set_clock_groups -exclusive -group [get_clocks]
}
}

해결 방법 : 타이밍 제약 조건 파일(SDC)의 410-417행을 주석 처리하고

set_clock_groups -asynchronous \

-group {altera_tse_mac_rx_clk_0} \

-group {altera_tse_mac_tx_clk_0} \

-group {altera_tse_rx_afull_clk} \

-group {altera_tse_sys_clk} \

-group {altera_tse_ref_clk \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

이 문제는 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.