문서 ID: 000077740 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-07-27

Stratix V 장치 제품군을 대상으로 하는 10GBASE-R PHY v12.0 메가 함수에 대해 rx_use_coreclk 매개변수가 올바르게 생성되지 않음

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Stratix V 장치를 대상으로 하는 10GBASE-R PHY v12.0 메가 기능 매개 변수를 올바르게 생성 rx_use_coreclk 하지 마십시오. 생성된 HDL 파일이 매개 변수를 전달하지 않습니다. rx_use_coreclk sv_xcvr_10gbaser_nr 인스턴스에.

해결 방법

생성된 HDL 파일을 업데이트하여 파라미터를 전달합니다. 에 대한 file 시스템 Verilog에서 생성, 주석 처리 된 행을 추가하십시오. 예를 들면 다음과 같습니다.

sv_xcvr_10gbaser_nr #( .num_channels (num_channels ), .operation_mode (operation_mode ), .sys_clk_in_mhz (mgmt_clk_in_mhz ), .ref_clk_freq (ref_clk_freq ), .rx_use_coreclk (rx_use_coreclk ), //add this line .pll_type (pll_type ), .RX_LATADJ (rx_latadj), .TX_LATADJ (tx_latadj) )xv_xcvr_10gbaser_nr_inst(

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® V FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.