문서 ID: 000077747 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-04-26

"기본 TX PMA 아날로그 설정 사용"을 비활성화할 때 인텔® Stratix® 10 L-tile 및 H-tile 장치 트랜시버의 TX 출력 신호에 대한 어떤 슬루율 제어를 사용해야 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 장치 트랜시버 링크의 데이터 전송률에 따라 TX 출력 신호의 적절한 슬루율을 사용할 수 있습니다.

    해결 방법

    아래 권장 사항에 따라 근거리 링크에서 TX 출력 신호 슬루율을 선택할 수 있습니다.

    표 1: 슬루율 선택 테이블

    데이터 속도(Gbps)

    슬루율(Slew Rate)

    데이터 전송률 < 1

    slew_r1

    1 <= 데이터 전송률 < 3

    slew_r3

    3 <= 데이터 전송률 < 6

    slew_r4

    6 <= 데이터 전송률

    slew_r5

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.