문서 ID: 000077751 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-10-10

L1 상태로 들어갈 때 PCI Express 컴파일러의 SOPC 빌더 하드 IP 구현이 중단됨

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

호스트가 주소 0x1f에서 PMCSR 레지스터를 프로그래밍하는 경우 D3 상태로, SOPC 빌더에서 생성된 하드 IP 엔드포인트 변형 전원 관리 메시지 핸드셰이킹을 수행하는 동안 중단될 수 있습니다. 루트 포트가 있는 프로토콜입니다.

이 문제는 PCI Express의 하드 IP 구현에 영향을 미칩니다 SOPC 빌더의 MegaCore 기능.

해결 방법

해결 방법은 = 1을 설정하여 사용하지 않도록 설정하는 것입니다 test_in[7] 모든 낮은 국가 권력 협상.

이 문제는 PCI Express MegaCore 버전 10.1에서 해결되었습니다 함수.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.