문서 ID: 000077764 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2021-05-06

인텔® Quartus® Prime 소프트웨어 트랜시버 툴킷에서 인텔® Stratix® 10 및 Intel Agilex® 7 FPGA 장치 E-Tile 트랜시버 채널을 초기화하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Stratix® 10 E-Tile 트랜시버 네이티브 PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 및 Intel Agilex® 7 FPGA 장치 E-Tile 수신기는 RX Adaption 알고리즘이 작동하기 위해 수신 데이터가 필요합니다. PRBS 검증기를 트랜시버 툴킷의 RX 적응 알고리즘과 동시에 실행할 수 없습니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 트랜시버 툴킷에서 인텔® Stratix® 10 및 Intel Agilex® 7 FPGA 장치 E-Tile 트랜시버 채널을 초기화하려면 다음 순서를 사용해야 합니다.

    1. TX 및 RX PHY를 선택하고 내부 직렬 루프백을 켭니다
    2. TX 및 RX PHY를 선택하고 PRBS 패턴을 PRBS31로 설정합니다.
    3. TX PHY만 선택하고 하드 PRBS 생성기를 시작합니다.
    4. RX PHY만 선택하고 초기 연결을 실행하고 완료될 때까지 기다립니다.
    5. RX PHY만 선택하고 하드 PRBS 검증기를 시작합니다. 오류가 없는 내부 직렬 루프백 데이터가 있어야 합니다. 필요한 경우 PRBS 검증 도구를 재설정할 수 있습니다.
    6. RX PHY만 선택하고 하드 PRBS 검증기를 중지합니다.
    7. TX 및 RX PHY를 선택하고 내부 직렬 루프백을 끕니다. 여기서는 외부 루프백 또는 수신 트래픽이 있다고 가정합니다.
    8. RX PHY만 선택하고 초기 연결을 실행하고 완료될 때까지 기다립니다.
    9. RX PHY만 선택하고 하드 PRBS 검증기를 시작합니다. 오류가 없는 외부 직렬 루프백 데이터 또는 트래픽이 있어야 합니다. 필요한 경우 PRBS 검증 도구를 재설정할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.