문서 ID: 000077772 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-08-27

경고(12010): "ALTLVDS_RX_component"의 엔터티 인스턴스화에 있는 포트 "rx_dpll_hold"가 너비 1의 신호에 연결됩니다. 모듈에 있는 신호의 정식 너비는 <number_of_channels>입니다. 추가 비트는 GND에 의해 구동됩니다.</number_of_channels>

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 10.0의 ALTLVDS_RX 메가 기능은 rx_dpll_hold에 필요한 수의 입력 포트를 올바르게 생성하지 않습니다. 이 포트의 너비는 채널 수와 같아야 합니다.

    이 문제를 해결하려면 설계에서 ALTLVDS_RX 메가 함수의 HDL 변형 파일을 열고 rx_dpll_hold의 포트 너비를 수동으로 편집하십시오.

    포트 너비는 [number_of_channels-1:0] 형식을 따라야 합니다.

    해결 방법

    이 문제는 Quartus II 소프트웨어 버전 10.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® III FPGA
    Arria® II GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.