문서 ID: 000077833 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

IP에 62.5MHz의 애플리케이션 클럭이 지정되었을 때 SOPC 빌더에서 PCI Express 코어 클럭이 125MHz로 잘못 설정된 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

SOPC® 빌더의 버그로 인해 PCI Express® 코어 클럭 출력은 항상 125MHz로 설정됩니다.

이로 인해 -7 및 -8 장치 속도 등급에서 타이밍 오류가 발생할 수 있습니다.

해결 방법

이 문제를 해결하려면 다음과 같이 하십시오.

수동으로 파일 pcie_compiler_0_core.v 편집 및 변경

altpcie_hip_pipen1b_inst.core_clk_divider = 2에서
altpcie_hip_pipen1b_inst.코어_clk_디바이더 = 4

이 문제는 v10.1을 포함한 모든 버전의 SOPC Builder에 영향을 미칩니다.

이 문제는 Quartus® II 버전 10.1SP1에서 해결되었습니다. 고객은 이 Quartus® II 릴리스로 업그레이드하고 재생성하는 것이 좋습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.