문서 ID: 000077844 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix® 또는 Cyclone® 장치가 사용자 모드로 전환되면 DATA 및 DCLK 신호를 토글할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 DCLK 및 DATA0은 Cyclone® 장치를 구성하는 동안 사용되는 전용 입력입니다. DATA[7:0]는 이중 목적 핀 설정(장치 및 핀 옵션 탭)에 따라 사용자 모드에서 사용자 정의 핀으로 작동할 수 있는 Stratix® 장치용 이중 목적 핀입니다. 따라서 Stratix 장치의 경우 DCLK는 전용 입력이고 DATA[7:0]는 이중 목적 핀입니다. 구성이 완료되고 Stratix 및 Cyclone 장치가 사용자 모드로 들어가면 구성 데이터에 영향을 주지 않고 DCLK 및 DATA를 전환할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.