문서 ID: 000077856 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-04

Arria® V 또는 Cyclone® V 설계를 위한 프로토콜을 통한 구성(CvP) 프로그래밍 파일을 생성하려면 어떻게 해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • PCI Express* 인텔® FPGA IP용 Arria® V 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.1 이하를 사용하여 Arria® V 또는 Cyclone® V CvP 설계용 CvP 프로그래밍 파일을 생성하려면 아래 해결 방법/수정 단계를 따르십시오.

    해결 방법

    CvP 고정 다이 개정 지원 장치가 있는지 확인하십시오.

    이렇게 하려면 장치 에라타 시트의 프로토콜을 통한 구성 섹션에서 필요한 다이 코드를 참조하십시오.

    해결 방법을 사용하려면 다음 단계가 필요합니다.

    a) 다음을 추가/생성합니다. Quartus 프로젝트 디렉터리( <Working_Directory>/ )의 quartus.ini® 파일에 있는 INI 변수를 사용하여 CvP 프로그래밍 파일 생성을 활성화합니다.

    PGMIO_ENABLE_CVP=켜짐
    PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=켜짐

    PGMIO_CREATE_CVP_FILES=켜짐

    PGMIO_DISABLE_AV_CV_AUTONOMOUS=꺼짐
    ASM_FORCE_ENABLE_AUTONOMOUS_PCIE_HIP=켜짐

    b) 다음 핀 기능을 활용하려면 선택적으로 다음 QSF 설정을 추가합니다.

    • CvP CONFDONE 핀 활성화

    set_global_assignment -name ENABLE_CVP_CONFDONE 켜짐

    • CvP CONFDONE 핀 유형 설정

    set_global_assignment -name CVP_CONFDONE_OPEN_DRAIN 켜짐

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V GX FPGA
    Arria® V FPGA 및 SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.