문서 ID: 000077860 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Qsys에서 DDR3 SDRAM UniPHY 기반 컨트롤러 IP를 구현할 때 "Avalon-MM 바이트 활성화 신호 활성화" 옵션을 비활성화할 수 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Qsys 시스템에서 DDR3 UniPHY 컨트롤러 버전 11.1을 사용할 때 "Enable Avalon-MM byte-enable signals" 옵션을 비활성화하면 Avalon 버스에 바이트 활성화가 없음을 알 수 있습니다. Avalon바이트 사용의 존재 여부는 이 옵션에 따라 달라집니다. 이 옵션은 기본적으로 선택되어 있지만 바이트 활성화가 필요한 경우 선택 취소할 수 있습니다.

    Qsys 시스템, 특히 혼합 너비 시스템 또는 마스터가 부분적인 워드 액세스를 수행할 수 있는 경우 잠재적인 데이터 손상 문제가 발생할 수 있으므로 Avalon바이트 활성화를 비활성화하는 것은 권장되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® III FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.