문서 ID: 000077864 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-08

Stratix V 분할 PLL 시뮬레이션 모델에 대한 NC-Sim의 일치하지 않는 VHDL 일반 및 로컬 매개변수 유형

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Cadence Incisive 버전을 사용하는 경우 11.10.017 Stratix- 소수 PLL(phase-locked loop) 및 VHDL 제네릭 매개 변수와 로컬 매개 변수가 대소문자에 관계없이 동일한 이름을 가지면 NC-Sim이 잘못 일치할 수 있습니다. 두 매개 변수입니다.

    예를 들어 NC-Sim은 pll_lock_fltr_test라는 제네릭 매개 변수와 일치합니다 및 PLL_LOCL_FLTR_TEST라는 localparam이 있습니다.

    해결 방법

    Incisive 버전 11.10.060 이상으로 업그레이드하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.