Linux에서 Quartus® II 소프트웨어 버전 11.1 이상의 문제로 인해 소스 파일이 전체 경로를 사용하여 프로젝트 파일로 추가되고 자동 탑재된 디렉터리 아래에 있는 경우 분석 및 합성 중에 Altera 메모리 블록 구성 요소(VHDL/Verilog)에 지정된 메모리 초기화 파일(.hex .mif)을 찾지 못할 수 있습니다.
예를 들어, 프로젝트의 Quarrtus II 설정 파일(.qsf)에서 다음을 수행합니다.
set_global_assignment -name <VERILOG_FILE / VHDL_FILE> /net/serverMyServer/myProject/source/ram1.<v/vhd>
이 문제를 해결하려면 /net의 경로에 있는 HDL 소스 파일을 상대 경로를 사용하여 Quartus II 프로젝트에 추가해야 합니다. Linux 소프트 링크는 아래 표시된 단계에 따라 이를 달성하는 데 사용할 수 있습니다.
예를 들어, 프로젝트(.qsf)의 Quartus 설정 파일에 정의된 원래 파일 경로는 다음과 같습니다.set_global_assignment -name <VERILOG_FILE / VHDL_FILE > /net/serverMyServer/myProject/source/ram1.<v/vhd>
1. Quartus II 프로젝트 디렉터리 내에 소스 파일에 대한 링크를 포함하는 새 디렉터리를 만듭니다.
mkdir source
2. 새 디렉터리로 이동합니다.
cd source
3. 소스 파일에서 소프트링크를 만듭니다.
ln -s /net/serverMyServer/myProject/source/ram1.<v/vhd> .
4. 프로젝트의 Quartus 설정 파일(.qsf)에서 파일 경로를 업데이트합니다.
set_global_assignment -name <VERILOG_FILE / VHDL_FILE > source/ram1.<v/vhd>
이 문제는 Quartus II 소프트웨어 버전 12.0 SP1부터 해결됩니다.