문서 ID: 000077885 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-01-16

Stratix V, Arria V 또는 Cyclone V 장치용 Quartus II 소프트웨어에서 PCI Express 설계를 컴파일할 때 다음과 같은 오류 메시지가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 오류(11128): <project>:top|<variant>_plus:ep_plus|<variant>:epmap|altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip 신호를 라우팅할 수 없습니다. g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|blockselect입니다. 장치에는 이 연결을 만드는 데 필요한 라우팅 리소스가 포함되어 있지 않습니다.
    해결 방법 이 오류는 PCI Express Hard IP의 전용 pin_perstn 올바르게 연결되지 않았기 때문에 발생합니다.
    PCI Express Hard IP에서 입력 핀 "pin_perstn"는 I/O 핀에 의해 직접 구동되어야 하며 사용자 로직에 의해 구동될 수 없습니다.
    오류를 수정하려면 pin_perstn FPGA 핀 nPERST에 연결하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.