문서 ID: 000077887 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

트랜시버 온칩 종단을 교정하기 위해 언제 cal_blk_powerdown 신호를 사용해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

트랜시버 온칩 종단 보정은 장치 전원이 켜질 때 한 번만 수행하면 됩니다. 그러나 채널에 한계 신호 무결성이 있고 디바이스가 극한의 디바이스 온도에서 작동하는 경우 cal_blk_powerdown 신호를 펄스하여 트랜시버 온칩 종단을 재교정하면 더 많은 마진을 제공할 수 있습니다.

예: 디바이스의 전원이 켜져 있고 처음에 Tj(min)에서 캘리브레이션되었고 채널에 한계 신호 무결성이 있지만 정상 작동 온도가 Tj(max)에 가까운 경우 Tj(max)에서 온칩 종단을 재보정하면 신호 무결성 마진이 향상될 수 있습니다.

온칩 종단 재교정 중에 비트 오류가 나타날 수 있습니다.

참고: 설계 단계에서는 신호 무결성 시뮬레이션을 통해 채널이 설계의 전체 온도 범위에 충분한 마진을 제공하는지 확인해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® II GX FPGA
Arria® GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.