문서 ID: 000077900 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Stratix IV GX/T, Arria II GX/Z 및 Cyclone IV GX 장치에서 rx_enapatternalign 신호를 어설션한 후 트랜시버 rx_syncstatus 신호 디어설션의 대기 시간은 어떻게 됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® IV GX/T, Arria® II GX/Z 및 Cyclone® IV GX 장치에서 rx_enapatternalign 신호를 어설션한 후 트랜시버 rx_syncstatus 신호 디어설션의 대기 시간은 구현된 Rx PCS 데이터 경로에 따라 달라집니다.

Word Aligner 블록은 PCS 데이터 경로의 첫 번째 블록입니다. rx_enapatternalign 신호는 Word Aligner 블록에 대한 비동기 입력입니다. rx_syncstatus 신호는 Word Aligner 블록의 동기 출력이며 Rx PCS 데이터 경로와 동일한 대기 시간을 갖습니다. 따라서 rx_enapatternalign 신호를 어설션한 후 rx_syncstatus 어설션 해제의 대기 시간은 워드 정렬기의 PCS 데이터 경로 대기 시간과 같습니다.

Stratix IV GX/T, Arria II GX/Z 및 Cyclone IV GX 장치 핸드북에서 지연 시간이 하나의 rx_clkout 클록 주기임을 암시하는 다이어그램은 적절한 시기에 업데이트될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Cyclone® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.