문서 ID: 000077918 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-23

HMC 제어기가 짧은 재시도 시퀀스 직후에 수신된 HMC 패킷을 제대로 처리하지 않습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    하이브리드 메모리 큐브(HMC) 컨트롤러 IP 코어가 짧은 수신 오류 복구 시퀀스(20개의 연속 IRTRY 패킷)를 따르는 처음 몇 개의 FLIT에서 패킷을 수신하는 경우 IP 코어가 모든 패킷 필드를 올바르게 처리하지 못할 수 있습니다.

    영향은 패킷의 유형과 잘못 처리된 필드에 따라 달라집니다. 예를 들어, IP 코어가 SEQ 필드를 무시하는 경우 다음 수신 패킷이 IP 코어에 잘못된 SEQ 필드를 갖는 것으로 나타납니다. 이 경우 IP 코어는 새 수신 패킷을 오류로 표시합니다.

    이 문제는 하이브리드 메모리 큐브 컨트롤러 IP 코어의 모든 전체 너비 변형에 영향을 줍니다.

    유사한 사례에 대한 기술 문서(HMC 제어기 IP 코어가 재시도 시퀀스 직후에 수신된 HMC 패킷을 승인하지 않을 수 있음)를 참조할 수도 있습니다.

    해결 방법

    이 문제를 방지하려면 재시도 시퀀스에서 50개 이상의 IRTRY 패킷을 보내도록 하이브리드 메모리 큐브를 구성합니다. 이 특성을 구성하려면 HMC 장치 Link Retry 레지스터의 필드를 13 이상의 값으로 설정하십시오Init retry packet transmit number.

    이 해결 방법은 HMC 제어기 IP 코어가 재시도 시퀀스 직후에 수신된 HMC 패킷을 승인하지 않을 수 있음 기술 문서의 유사한 문제에도 적용됩니다. 그러나 이 관련 기사만으로는 이 정오표의 모든 경우를 다루기에 충분하지 않습니다.

    이 문제는 HMC 제어기 IP 코어의 추후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.