문서 ID: 000077945 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

QDRII SRAM UniPHY 기반 컨트롤러 IP가 인터페이스에 대한 QVLD 신호를 생성하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

QVLD 신호는 QDRII SRAM UniPHY 기반 컨트롤러 IP에서 돌아오는 데이터가 유효한지 여부를 판별하는 데 사용되지 않으므로 생성되지 않습니다.

QDRII SRAM UniPHY 기반 IP는 보정 프로세스를 사용하여 정확한 읽기 지연 시간, 즉 IP에서 읽기 명령을 내린 후 QDRII SRAM 장치에서 유효한 데이터가 돌아오는 데 걸리는 시간을 결정합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.