문서 ID: 000077955 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-27

Cyclone III 또는 Cyclone IV 장치에서 캐스케이드된 PLL 출력 카운터를 시뮬레이션할 때 출력 클럭이 전환되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus II 소프트웨어 버전 9.1 이상의 문제로 인해 Cyclone III 및 Cyclone IV 장치를 대상으로 하는 설계에서 PLL 출력 카운터 캐스케이딩의 기능 시뮬레이션 중에 출력 클럭이 전환되지 않을 수 있습니다. 이 문제는 기능 시뮬레이션 모델과 관련이 있으며 하드웨어 동작에 영향을 주지 않습니다.

    해결 방법

    이 문제를 해결하려면 ALTPLL 메가 함수 캐스케이딩 출력 카운터를 사용하도록 구성된 경우 타이밍 시뮬레이션을 사용하십시오. 타이밍 시뮬레이션은 기능 시뮬레이션 모델의 문제에 영향을 받지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Cyclone® IV GX FPGA
    Cyclone® III LS FPGA
    Cyclone® III FPGA
    Cyclone® IV E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.