문서 ID: 000077975 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-09-11

오류: CQn I/O "mem_cq[0]"을 비 CQn I/O 위치 핀에 배치할 수 없습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 오류 메시지는 다음을 사용할 때 발생합니다.

  • UniPHY IP를 탑재한 Altera QDRII 및 QDRII SRAM 컨트롤러
  • 읽기 지연 시간이 2인 QDRII 구성 요소에 상호 작용

Arria IO 엘리먼트의 내부 구조로 인해® II GX, Stratix® III 및 Stratix IV 장치인 CQ 및 CQn 신호 연결은 읽기 지연 시간이 2인 QDRII SRAM 구성 요소와 상호 작용할 때 교체해야 합니다.

읽기 클럭 연결:

  • QDRII SRAM 구성 요소 CQ 핀 -> FPGA CQn 핀(핀 플래너에 Qbar 표시)
  • QDRII SRAM 구성 요소 CQn 핀 -> FPGA DQS 핀(핀 플래너에 S로 표시됨)

읽기 지연 시간이 1.5 또는 2.5주기인 QDR II 또는 QDR II SRAM 장치의 경우 CQ와 DQS 핀(Quartus II 핀 플래너의 S) 및 CQn을 CQn 핀(Quartus II 핀 플래너의 Qbar)에 연결하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® II GX FPGA
Stratix® IV FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.