Verilog HDL에서는 // 또는 /* */ 를 사용하여 주석을 표시할 수 있습니다. Quartus II 소프트웨어 버전 2.1에서 구문 /* synthesis translate_off */ 를 사용하는 경우 합성 translate_on translate_on 아닌 /* synthesis 사용해야 합니다. 이 제한은 Quartus II 소프트웨어 버전 3.0에서 제거되었습니다. Quartus II 소프트웨어는 다음과 같은 다양한 번역 컴파일러 지시문을 지원합니다.
Verilog HDL:// 합성 translate_off // 합성 translate_on 또는 /* 합성 translate_off */ /* 합성 translate_on */ VHDL: -- 합성 translate_off -- 합성 translate_on
위에 표시된 합성 키워드 외에도 다른 합성 도구와의 호환성을 위해 Verilog HDL 및 VHDL 모두에서 다음 키워드가 지원됩니다.
pragma synopsys exemplar참고: Quartus II 소프트웨어 버전 2.0 이하에서는 컴파일러 지시문을 지원하지 않습니다. 이전 버전의 소프트웨어에서 컴파일된 설계에 이러한 지시문이 포함된 경우 Quartus II 소프트웨어에서 다른 동작을 볼 수 있습니다. 이전 버전의 Quartus II 컴파일러는 옵션을 주석으로만 처리했기 때문에 이제 소프트웨어가 옵션을 적용하므로 코드를 변경해야 할 수도 있습니다.