문서 ID: 000078004 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-11-13

VCS-MX를 사용하여 MMR이 활성화된 VHDL 설계를 시뮬레이션할 때 오류가 발생할 수 있습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    VHDL에서 Arria 10 EMIF IP를 시뮬레이션할 때 세그멘테이션 오류가 발생할 수 있습니다. Synopsys VCS-MX를 사용하여 MMR 활성화.

    해결 방법

    이 문제에 대한 해결 방법은 다음과 같습니다.

    1. -xlrm 옵션 없이 vhdlan을 실행합니다.
    2. -xlrm 옵션을 사용하여 vcs를 실행합니다.

    이 문제는 향후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.