문서 ID: 000078009 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-08-20

PCI Express Avalon-ST 루트 포트에 대해 Altera 하드 IP에서 다운스트림 핫 리셋을 생성하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCI Express® 사양 개정판 3.0은 핫 리셋 및 링크에서 신호를 보내는 방법을 설명합니다.

Altera® 루트 포트에서 브리지 제어 레지스터(0x03E)의 비트[6] 보조 버스 재설정을 설정하면 핫 리셋이 발생합니다. PCIe 사양 개정판 3.0의 섹션 7.5.3.6을 참조하십시오.

이는 유형 0 구성 TLP를 발행하여 액세스하는 유형 1 구성 공간 레지스터입니다.

해결 방법

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
인텔® Arria® 10 GT FPGA
Arria® V GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.