문서 ID: 000078074 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-12-18

Arria 10 또는 MAX 10 JTAG 핀에 대한 IBIS 모델을 생성하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime 소프트웨어 버전 15.0 이상에서 Arria® 10개 장치 또는 MAX® 10개 장치 JTAG 핀에 대한 IBIS 모델을 생성할 수 있습니다.

해결 방법

Quartus Prime 소프트웨어에서 직접 Arria 10개 장치 또는 MAX 10개 장치 JTAG 핀에 대한 IBIS 모델을 생성하려면 다음을 수행합니다.
1. IBIS 파일을 생성하려면 EDA 도구 설정이 올바르게 활성화되어 있는지 확인합니다.
EDA 도구 설정 > 설정 > 보드 수준 > 보드 수준 신호 무결성 분석 형식: IBIS

2. 디자인에 JTAG IP를 포함합니다(예: 소프트 코어 JTAG I/O IP Altera).

3. 컴파일을 실행하면 아래 디렉토리에 IBIS 파일이 표시됩니다.

<design_top_directory>/board/ibis/<design_top.ibs>입니다.

이 파일에는 JTAG 핀에 대한 모델이 포함됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

인텔® Arria® 10 GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
인텔® MAX® 10 FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.