설명
Altera SoC 하드 프로세서 시스템(HPS)에서 물리적 f2h_irq0 및 f2h_irq1 인터럽트 신호의 원시 상태는 ARM® GIC(Generic Interrupt Controller) ICSPISRn 레지스터(ARM 주소 0xFFDE_DD04에서 시작)에서 직접 읽을 수 있습니다.
매핑은 다음과 같습니다.
- FPGA-HPS irq 비트 0에서 23까지(f2h_irq0[23:0])는 0xFFDE_DD08비트[31:8]에서 읽을 수 있습니다.
- FPGA-HPS irq 비트 24-31(f2h_irq0[31:24])은 0xFFDE_DD0C비트[7:0]에서 읽을 수 있습니다.
- FPGA-HPS irq 비트 32-55(f2h_irq1[23:0])는 0xFFDE_DD0C비트[31:8]에서 읽을 수 있습니다.
- FPGA-HPS irq 비트 56 - 63(f2h_irq1[31:24])은 0xFFDE_DD10비트[7:0]에서 읽을 수 있습니다.
해결 방법
인터럽트 설정, 지우기 및 마스킹을 포함하여 GIC(일반 인터럽트 컨트롤러)에 대한 자세한 내용은 ARM 정보 센터 웹 사이트에서 사용할 수 있는 Cortex-A9 MPCore기술 참조 매뉴얼의 인터럽트 컨트롤러 장을 참조하십시오.
이 정보는 Cyclone® V 장치 핸드북 볼륨 3: 하드 프로세서 시스템 TRM의 향후 릴리스에 포함될 예정입니다.