문서 ID: 000078091 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-09

고급 오류 보고(AER), ECRC 검사, ECRC 생성 및 ECRC 전달이 활성화된 경우 PCI Express 하드 IP가 ECRC를 생성하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

ECRC 전달이 활성화된 경우 PCI® Express 하드 IP는 TLP TD 비트를 자동으로 설정하지 않습니다. ECRC 전달이 활성화되면 TLP TD 비트가 IP에 의해 변경되지 않고 전송됩니다. Avalon-ST(Avalon Streaming) 헤더에 TD 비트가 설정되어 있는지 확인해야 합니다.


ECRC 전달이 활성화되지 않고 ECRC 생성이 활성화된 경우 코어는 자동으로 TLP TD 비트를 설정하고 ECRC를 생성합니다.

해결 방법 전송된 헤더에서 TLP TD 비트를 자동으로 설정하려면 ECRC 전달을 비활성화합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.